Samsung Electronicsが、次世代高帯域幅メモリ（HBM）を4軸で設計する「CUBE」戦略を示した。2026年9月1日、台北で開かれたSEMICON Taiwan 2026のMemory Executive Summitで、HBM5はHBM4E比で性能2倍、ワット当たり性能20%向上、熱抵抗20%低減を目標に掲げた。ところが、その先のzHBMを巡っては、Samsung公式資料と当日の記事で「8倍」の比較対象がHBM5とHBM4Eに割れている。新しいロードマップを評価するには、倍率を並べる前に、実物サンプル、開発目標、コンセプトという三つの成熟度を分ける必要がある。
CUBEがHBM5の開発目標を4軸へ束ねた
CUBEは四つの設計軸の英語頭文字を組み合わせた名称である。Cは容量、Uは利用効率を表し、Bは帯域幅、Eは電力・熱効率を指す。容量は基板面積を増やさず縦方向へ伸ばし、利用効率ではロジックとメモリの配置を詰めて待ち時間を減らす。帯域幅はダイ間の距離を短くし、効率では1ビットを動かすための電力と熱を抑える。Samsungは製品名を並べる代わりに、HBM4EからHBM5、zHBMへ何を改善するかを四つの設計変数へまとめた。
今回加わった具体的な数字は、開発中のHBM5に対する三つの目標である。NewspimやNews1などの当日報道によると、SamsungはHBM4E比で性能を2倍へ引き上げ、ワット当たり性能を20%改善し、熱抵抗を20%下げる。熱抵抗は耐熱温度ではなく、発生した熱が放熱側へ逃げにくい度合いだ。値を下げるほど、同じ発熱量でも温度上昇を抑えやすい。
ただし、Samsungはここでいう「性能」を定義していない。1スタック当たりの帯域幅、AIアクセラレータに接続する全スタックの総帯域、特定のAI処理で得られる実効性能では、2倍の意味が変わる。HBM5の絶対帯域とピン速度は今回の公開情報にない。スタック数や消費電力も示されていない。2倍は設計目標であり、製品仕様や実測結果ではない。
HBM4Eの実仕様とHBM5の目標値を分ける
HBM4Eには比較の基点にできる実物がある。Samsungは5月29日、12層48GBの顧客向けサンプルを出荷し、安定動作14Gbps、最大16Gbps、1スタック当たり最大3.6TB/sと発表した。HBM4に対して電力効率を16%高め、熱抵抗を14%超改善したという。量産開始日は顧客の日程に合わせるとしており、まだ確定していない。
| 世代・構想 | 2026年9月時点の成熟度 | 公開された性能 | 工程・実装 | 未開示の条件 |
|---|---|---|---|---|
| HBM4E | 12層48GBサンプルを顧客へ出荷 | 14〜16Gbps、最大3.6TB/s、電力効率16%向上、熱抵抗14%超改善 | 1c DRAM、4nmベースダイ | 量産日程、顧客別の最終仕様 |
| HBM5 | 開発目標とモックアップ | HBM4E比で性能2倍、ワット当たり性能20%向上、熱抵抗20%低減 | 1c DRAM、2nmベースダイ、熱伝導ブロック | 絶対帯域、容量、積層数、消費電力、測定条件 |
| zHBM | コンセプトモデル、第1世代の仕様を策定中 | Samsung公式資料ではHBM5比4〜8倍、ワット当たり性能3倍、熱抵抗50%超低減 | ハイブリッド銅接合、マルチウェハ接合、xPU上への積層 | 絶対帯域、構成、歩留まり、顧客、製品仕様 |
HBM4Eだけは顧客向けサンプルとして48GB、最大16Gbps、最大3.6TB/sが示される一方、HBM5とzHBMは性能倍率だけで絶対帯域とワークロード条件がない。三段階を同じ製品仕様表として比較すると、開示の成熟度を誤る。Samsungは3月の展示時にHBM4Eを16Gbps、4.0TB/sとも説明したが、5月に出荷した12層サンプルの発表では最大3.6TB/sとした。顧客評価へ入ったサンプルを基準にするなら、後者を使うのが安全である。
競合もHBM4Eで最大16Gbpsへ到達している。SK hynixは12層HBM4Eサンプルを出荷し、前世代比で電力効率20%超向上、熱抵抗17%低減を公表した。つまり、16Gbpsというピン速度はSamsungだけの次世代目標ではなく、HBM4Eの競争線上にある。HBM5の2倍がどこから生まれるかを判断するには、2nmベースダイとインターフェース、積層構造と熱設計の寄与を分けなければならない。
8倍の分母がHBM4EとHBM5に割れた
Samsungの8月5日付Global Newsroomは、zHBMを組み込む次世代インターフェースシステムについて、HBM5比で約8倍の性能を見込むと記した。8月の技術解説も比較対象をHBM5とし、幅を持たせて4〜8倍と図示している。ワット当たり性能は3倍、熱抵抗は50%以上低減という説明だ。
9月1日の講演を伝えた記事は一致していない。NewspimはzHBMをHBM4E比8倍と報じ、News1とMoneyTodayはHBM5比8倍とした。熱抵抗についても、各社は75〜90%低減と伝えた。Samsungが設計を更新したのか、複数のzHBM構成を使い分けたのか、比較対象や測定点が違うのかは、公開情報から確定できない。講演スライド一式も一般公開を確認できていない。
Samsungの公開資料はzHBMをHBM5比4〜8倍としているが、SEMICON Taiwan当日の報道はHBM4E比8倍とHBM5比8倍に割れた。HBM5自体をHBM4E比2倍とする目標も同時に示されたため、比較基準を確定しない限りzHBMの倍率を世代間で連結できない。
分母の違いは小さくない。HBM5がHBM4E比2倍で、zHBMがHBM5比8倍であり、すべて同じ性能指標を測っていると仮定すれば、zHBMはHBM4E比16倍になる。一方、zHBMをHBM4E比8倍とする報道なら、差は半分だ。だが、性能の定義も構成も揃っていないため、この掛け算を実性能の予測に使えない。現時点で確定しているのは、比較基準が公開資料の間で統一されていないという点である。
熱抵抗も同じ扱いが必要だ。50%超と75〜90%では、残る熱抵抗が最大で5倍違う。測定位置がHBMスタック全体か、ベースダイとアクセラレータを結ぶD2D PHY付近かでも結果は変わる。Samsungが基準構成、発熱量、冷却条件を示すまで、75〜90%を8月の目標からの改善と断定することはできない。
2nmベースダイより難しい熱の逃げ道
HBM5で確定している技術差は、Samsungがコアダイに1c DRAMを使い、ロジックを担うベースダイをHBM4Eの4nmから2nmへ移す計画である。ベースダイはアクセラレータとの接続や制御を受け持つため、先端ロジック工程は回路を増やし、顧客別の設計へ寄せる余地を作る。一方で、積層数と信号密度が増えれば、電力密度と発熱も増える。2nmへの移行だけで熱は逃げない。
そこでSamsungは、HPB（Heat Path Block、熱伝導ブロック）をHBM5へ組み込む。この構造は熱源から上部または側面へ専用の熱経路を設け、スタック内部に熱が滞留するのを抑える。SamsungはHBM4Eを使った実装と検証を済ませ、HBM5から本格適用する計画をCOMPUTEX 2026で示した。ただし、検証時の温度と発熱量は公開されていない。積層数と冷却方式も不明である。
zHBMでは難度がさらに上がる。従来はAIアクセラレータの横に置いたHBMを、その上へ積むため、配線は短くなるが、熱源とメモリの位置も近づく。Samsungはハイブリッド銅接合とマルチウェハ接合を使い、信号経路と熱抵抗を縮める構想を示した。中間層へ顧客固有IPを組み込める設計は、メモリを交換可能な部品からアクセラレータ設計の一部へ変える。
熱対策は業界共通の競争軸である。SK hynixはHBM5向けのiHBMで、発熱が集中する部分へ冷却用部材を埋め込み、従来製品比で熱抵抗を30%以上下げる目標を掲げる。Samsungの熱伝導ブロックは熱を外へ導く経路を作り、SK hynixのiHBMは熱源の近くへ冷却部材を置く。公称削減率の大小だけでは、両方式の優劣を決められない。測定位置と発熱量を揃え、積層数と冷却方式も同じ条件にした比較が必要である。
2029年以降を測る三つの数字
zHBMは完成品の名前ではなく、2026年時点では設計の方向を示すコンセプトである。Samsung米州法人責任者は8月27日のインタビューで、第1世代の仕様を策定中であり、製品化は2029年以降になるとの見通しを示したとHankyungが報じた。HBM5の量産と顧客評価を経た後に、ロジックとメモリを接合し、その冷却まで一つの製品として成立させる順序になる。
ロードマップの進捗は三つの開示で測れる。第1は、1スタック当たりとAIアクセラレータ当たりを分けた絶対帯域である。第2は、モデルと精度を揃え、スタック数と消費電力を明記したワット当たり性能だ。第3は、熱抵抗の測定位置と冷却条件を示した温度データに、積層後の歩留まりを組み合わせた量産指標である。これらがなければ、2倍と8倍は技術の方向を示しても、実際のAIシステムを選ぶ数字にはならない。
SamsungがHBM4Eで示したように、顧客へサンプルを出し、絶対速度、容量、熱特性を同じ構成で開示できれば、HBM5の2倍は検証可能な製品目標へ変わる。さらにzHBMで比較対象を統一し、ハイブリッド銅接合と熱伝導ブロックを組み込んだ実装の温度と歩留まりまで示せた時、CUBEはロードマップの標語から、AIアクセラレータのメモリ配置を変える設計仕様へ進む。
