Samsung Electronicsが、高帯域幅メモリ（HBM）の設計からパッケージ、信頼性評価、顧客技術支援までを横断する経験者採用に動いた。ソウル経済によると、募集期間は2026年7月13日から27日までで、対象はHBM関連の6職種である。2月にHBM4の量産出荷を始め、5月にはHBM4Eのサンプルを顧客へ送った直後の採用だ。職種構成と公式ロードマップを重ねると、HBM4の増産、HBM4Eの認証、HBM5向け技術の開発を同時に回し、工程間の待ち時間を縮める狙いが見えてくる。

HBMは、高速なDRAMを積み重ねれば完成する部品ではない。コアダイとロジックベースダイを設計し、薄いダイを積層して接合し、熱と寿命を検証したうえで、顧客のAIアクセラレータ上で認証を通す必要がある。今回の採用は、その一連の流れを端から端まで覆っている。募集職種を並べると、Samsungがどこで時間を失い得ると見ているのかが分かる。

AD

6職種はHBMの工程表を逆向きに映す

ソウル経済が報じた6職種のうち、メモリ事業部が募集するのはコア／ベースダイの両設計、信頼性評価とパッケージ開発、それにアプリケーションエンジニアリングの5分野だ。半導体研究所は、次世代HBMパッケージ工程の開発者を別枠で求める。採用人数は明らかになっていないが、募集範囲は製品開発の入口から顧客採用まで切れ目がない。

募集職種 担う工程 縮めたい時間・抑えたいリスク
HBMコアダイ設計 DRAMのアナログ・デジタル回路、電力供給網 高速化と低電圧動作の両立
HBMベースダイ設計 物理設計、タイミング最適化、GPUとの接続 2,048本のI/Oと顧客別仕様への対応
HBM信頼性評価 積層ダイの寿命、熱安定性、故障解析 高温・高負荷環境での不具合検出
HBMパッケージ開発 バンプ、TSV、接合、積層構造 厚さ、熱抵抗、量産歩留まりの改善
HBMアプリケーションエンジニアリング AIアクセラレータ上の評価、顧客認証 サンプルから採用までの反復短縮
次世代HBMパッケージ工程 ハイブリッド銅接合、TSVモジュール、銅パッド平坦化 16層以上を見据えた接合精度と量産性

この並びで目立つのは、回路設計と同じ重さで後工程と顧客対応を置いた点だ。HBMでは、ある工程の改善が別の工程へ負荷を移す。I/Oを増やして速度を上げればベースダイの消費電力と発熱が増え、積層数を増やせば接合精度と熱経路が厳しくなる。顧客環境で問題が見つかれば、設計か工程へ戻って直す。その往復を減らすには、各工程の人数を増やすよりも、工程間をつなぐ経験者が効く。

1c DRAMと4nmベースダイの継ぎ目

量産中のHBM4は、今回の採用が必要になった技術的な理由をよく表している。Samsungはコアダイに1cと呼ぶ10nm級第6世代DRAM工程を使い、ベースダイには自社Foundryの4nmロジック工程を採用した。I/O数はHBM3Eの1,024本から2,048本へ倍増した。安定動作速度はピン当たり11.7Gbps、最大13Gbpsで、単一スタックの帯域幅は最大3.3TB/sに達する。

I/Oが倍になると、ベースダイは信号を通す受動的な台座では済まなくなる。2,048本の配線を限られた面積に収め、タイミングを合わせ、電力を安定して届ける必要がある。しかもHBM4以降は、GPUや独自AIアクセラレータの設計に合わせてインターフェースや制御を変えるCustom HBMへ向かう。コアダイ設計とベースダイ設計を同時に募集する理由はここにある。

SamsungはMemoryとFoundryを社内に持ち、設計と工程を同時最適化するDTCO（Design Technology Co-Optimization）を強みとして掲げる。ただし、組織を持つことと短い期間で良品を出すことは同じではない。2026年第1四半期決算でも、ファウンドリー事業部は第2四半期に先端ノードの稼働率を最大まで高め、HBM4ベースダイの供給増で収益を改善する計画を示した。今回のベースダイ人材採用は、HBMをメモリ事業部だけの製品として扱わず、ファウンドリーの量産能力と一体で回す段階に入ったことを物語る。

この連携は売上計画にも直結する。Samsungは2026年のHBM売上高が2025年比で3倍を超えると見込み、HBM4の生産能力を広げている。速度競争で先行しても、コアダイとベースダイの良品を揃え、積層して予定どおり顧客へ渡せなければ売上にはならない。量産立ち上げで必要なのは、最速の試作品よりも、複数工程の歩留まりを同時に安定させる力だ。

AD

HBM4Eで熱と積層が次のボトルネックになる

5月29日に顧客向けサンプル出荷が始まったHBM4Eは、12層で48GBを収める。安定動作速度は14Gbps、最大16Gbpsで、14Gbps時の帯域幅は単一スタック当たり3.6TB/sとなる。Samsungは最大動作時に4TB/sまで拡張できるとしている。HBM4と同じ1c DRAMと4nmベースダイの組み合わせを使いながら、電力効率を16%、熱抵抗特性を14%以上改善したという。

数字が上がるほど、熱は設計の外側へ追いやれない問題になる。SamsungがCOMPUTEX 2026で公開したHeat Path Block（HPB）は、GPUとHBMの高速通信を担うベースダイ内のD2D PHY付近に、熱を外へ逃がす経路を追加する。現在はHBM4Eで検証中で、HBM5から適用する計画だ。熱源の近くから逃がす経路をパッケージ内部へ組み込むため、回路と材料、接合と機械強度を一緒に調整する作業になる。

半導体研究所の募集内容には、多段ハイブリッド銅接合、TSV（Through-Silicon Via）モジュール、HBM銅パッドの平坦化が含まれるとソウル経済は報じた。ハイブリッド銅接合は、はんだバンプを介する熱圧着より接合間隔を詰めやすく、高積層化でパッケージ厚を抑える余地がある。一方、銅同士を微細なピッチで接合するには、表面を高い精度で平らにし、位置ずれや界面欠陥を抑えなければならない。研究開発で接合できることと、工場で同じ品質を繰り返せることの間には大きな距離がある。

ここでパッケージ開発と信頼性評価の同時採用が効いてくる。接合ピッチを狭め、積層数を増やせば、薄化したダイへの機械的な負荷や熱サイクルによる劣化も変わる。HBM4Eでは8層32GB、12層48GB、16層64GBという展開が計画されている。HBM5へ進む前に、速度と容量の増加を量産可能な熱設計へ落とし込めるかが試される。

顧客認証を開発の末端から戻り道へ変える

アプリケーションエンジニアリングの募集は、Samsungが製品の完成をどこに置いているかを示している。HBMはメモリ単体の試験を通過しても、GPUやAIアクセラレータと組み合わせたSystem in Package上で安定して動かなければ採用されない。高速信号の揺らぎ、電源変動、発熱は、顧客のパッケージや冷却設計によって変わる。サンプル出荷は顧客認証の始まりであり、量産採用の完了ではない。

アプリケーションエンジニアは顧客環境で起きた事象を切り分け、コアダイ、ベースダイ、パッケージのどこへ戻すかを判断する。戻り先が設計なら回路やタイミングを直し、工程なら接合条件や検査方法を見直す。顧客認証を開発後の関門として切り離すと、この往復は長くなる。設計・信頼性・パッケージと同じ時期に人材を増やす狙いは、評価結果を次の試作へ戻すループを短くすることにある。

Custom HBMでは、この役割がさらに重くなる。Samsungは顧客のAIアクセラレータやGPUに合わせ、容量と速度、電力特性とインターフェースを調整したサンプルを2027年から順次供給する計画だ。顧客別の仕様が増えれば、共通製品を完成させてから認証へ渡す直線的な進め方は使いにくくなる。顧客のシステム設計とメモリ開発を、早い段階から重ねる必要が出てくる。

AD

量産と認証の時間が採用成果を測る

この採用の成果を測る尺度の一つは、HBM市場で先行したSK hynixとの差が縮むかどうかだ。TrendForceは2026年3月時点で、世界のHBMビット供給に占めるSamsungの比率が2025年の20%から2026年には28%へ上がり、SK hynixは59%から50%になると予測していた。予測どおりに差が縮むかは、HBM4の性能発表よりも、量産数量と顧客認証の進み方で決まる。

生産能力をHBMへ振り向ければ済む状況でもない。TrendForceは、主要3社のDRAMウェハー投入に占めるHBM向けの比率が2025年末の18%から2026年に22%、2027年には30%へ上がると推計する。一方、2026年第1四半期にはDDR5 64GB RDIMMがウェハー当たりの売上高と収益性でHBMを上回ったという。通常DRAMの採算が高い局面では、HBM増産には顧客との供給契約、良品率、後工程能力をそろえる説明が要る。

今回の職種構成からは、一つのボトルネックへ賭ける採用とは違う狙いが見える。ダイ間の共同最適化、接合と熱設計、信頼性評価から顧客認証までを並列に進め、製品世代の重なりを処理する布陣と考えられる。結果が最初に表れるのは、HBM5の遠い量産時期ではない。2026年後半、HBM4Eがサンプルから顧客認証へ進む速度と、HBM4ベースダイの供給増が完成品の出荷へ結び付くかどうかに現れる。