
IBM、2nmより50%速く70%省エネな「0.7nm」ナノスタック技術の開発に成功
IBMが世界初のサブ1nm半導体技術「ナノスタック」を発表。トランジスタを3次元に積層する新設計で爪サイズのチップに約1000億個を集積し、2nmチップ比で最大50%の性能向上または70%の省エネを実現した。量産化は5年後の見通しで、Rapidusなどとの製造ライセンス展開が焦点になる。
Company
1987年設立、台湾の企業。世界最大の半導体ファウンドリとして、Apple、NVIDIAなど主要ファブレス企業向けに先端プロセスのチップ受託生産を手がける。
全 959 件 / 80 ページ

IBMが世界初のサブ1nm半導体技術「ナノスタック」を発表。トランジスタを3次元に積層する新設計で爪サイズのチップに約1000億個を集積し、2nmチップ比で最大50%の性能向上または70%の省エネを実現した。量産化は5年後の見通しで、Rapidusなどとの製造ライセンス展開が焦点になる。

TSMCとIntelが有機ABF基板からガラスへの置き換えを本格化。Counterpoint Researchは2030年に市場が80億ドルへ成長すると予測する。配線密度5倍・熱変形3分の1というガラスの物性が、AI半導体パッケージングの主役交代を促している。

HBM量産の壁をMR-MUF技術で突破しSK hynixをNVIDIA向け主要サプライヤーに育てたLee Seok-hee氏が、古巣IntelのAdvanced Packaging担当EVPに転じた。EMIB-TでTSMCのCoWoS独占市場に挑む戦略的人事の背景と勝算を読み解く。

TSMCはAI向け巨大パッケージの需要拡大を受け、従来の円形ウエハーに代わり角型パネルを用いる新技術CoPoSの開発を加速している。材料利用率を高めてコストを抑える狙いがあり、2028年頃の量産開始や将来的なガラス基板の採用が期待される。

Samsungは、n型とp型のトランジスタを上下に積層する3D積層型FETの実証に成功し、GAA以降の次世代微細化に向けた重要な成果を挙げた。42nmのゲートピッチで高密度化と電流制御の両立を示しており、将来的なロジックセルの面積削減が期待される。

米商務長官がASMLのEUV露光装置の中国流出疑惑を提起したが、同社は装置の厳格な管理体制を理由にこれを全面的に否定した。米政府は決定的な証拠を提示しておらず、次世代技術を開発する新興企業への支援という政治的背景との関連も指摘されている。

ASML CEO Christophe Fouquetが「欧州に2nmファブを作っても、ウェハーのほとんどは米国に流れる」と断言した。欧州委員会がChips Act 2.0(1200億ユーロ計画)を発表した2週間後に出た「製造より需要が先」という発言は、EU政策の設計思想そのものへの批判だ。先端AI向けチップの購入の約80%を米国が占めるとされる中、欧州が需要創出なき製造投資を続ければ「他地域のための工場」になりかねないという警告の重さを読み解く。

Appleは2027年頃に向け、カメラを内蔵したAirPodsやスマートグラス等の新製品を計画している。これらは視覚情報をAIに提供するセンサーの役割を担い、Siriがユーザーの周囲の状況を理解して高度な支援を行うための基盤となる。

シリコンの限界を突破する次世代材料として、原子レベルで薄い2D材料を用いたトランジスタが注目されている。imecらの共同研究により、300mmウェハー上で業界標準の微細な統合プロセスが実証され、量産化に向けた大きな一歩を記した。

東北大学と京セラは、シリコンチップ上に光アイソレーターを直接形成する新技術を開発した。緩やかな加熱で不純物をナノ粒子として分離させることで、量産性に優れた多結晶膜でありながら単結晶に匹敵する高い光学性能を実現し、次世代AIインフラの発展に貢献する。

半導体製造に不可欠な六フッ化タングステンが、中国の輸出規制と先端メモリ需要の増大により深刻な供給不足に陥っている。主要供給源である日本企業の生産停止危機も重なり、価格が暴騰する中で世界のサプライチェーンは構造的な再編を余儀なくされている。

生成AI需要の急増に伴うTSMCの供給不足を背景に、IntelがGoogleから大規模なTPU製造を受注した。NVIDIAなども次世代プロセスの検証を開始しており、独自のパッケージング技術を強みに同社がファウンドリ市場で再起する兆しを見せている。