Qualcommが開発するAI推論向けメモリ技術「High Bandwidth Compute（HBC）」に、Samsung ElectronicsとSK hynixが協力する見通しとなった。韓国の半導体専門媒体The Elecが、Qualcomm EVPのDurga Malladi氏による2026年8月26日の発言を基に報じた。両社は主力のHBMを継続しながらHBCも開発し、TSMCが技術統合と先進パッケージングを支えるという。メモリを高速化する競争は、プロセッサへデータを運ぶ方式から、メモリのそばで演算を済ませる方式へ枝分かれし始めた。
韓国2社はHBMと並行してHBCを開発
The Elecによると、Malladi氏はQualcommのInvestor Day後に韓国を訪れ、主要メモリメーカー2社と会談した。QualcommはInvestor DayでHBMの電力とデータ移動コストを批判していたため、Malladiは反発を予想したという。ところが2社はHBCへの協力を積極的に提案し、現在はそれぞれのHBMロードマップと並行して開発へ加わっているとされる。
報じられた分担は明快だ。QualcommがDRAMスタックの下に置く演算ダイとTSVを設計し、システム全体を統合する。SamsungとSK hynixはDRAMチップの積層を担い、TSMCは各技術の統合とパッケージングを支援する見通しである。第1世代HBCはすでにQualcommのラボへ入り、検証が進んでいるとも報じられた。
ただし、4社がHBCの契約や量産分担を共同発表したわけではない。Samsung Electronics、SK hynix、TSMCについて、HBC固有の受注量や担当工程を確認できる公式発表はまだない。韓国2社が排他的な供給者になるとも決まっていない。
HBCは広い配線より演算の移動を選ぶ
生成AIの推論は、入力をまとめて処理するプリフィルと、回答を1トークンずつ生成するデコードで負荷の性質が変わる。Qualcommの説明では、デコードはモデルの重みや長い文脈をメモリから繰り返し読むため、演算器の速さよりデータ供給が処理速度を制限しやすい。HBMはプロセッサとの接続を広げてきたが、使用するデータはメモリから外へ出てXPUまで移動する。
HBCはこの分業を変える。LPDDR系DRAMを垂直に積み、下層の演算ダイとTSVで接続する。大量のデータを読む処理をメモリ近傍で実行し、外部の主アクセラレーターには小さくなった結果を渡す。主アクセラレーターは複雑で柔軟な処理を続け、HBC側はデータ移動が支配的な処理を引き受ける。したがって、HBCはCPUやAIアクセラレーターの代替品というより、推論処理の一部を移す専用の演算・メモリ層に当たる。
カスタムHBMにも高度なロジックベースダイが入り始めている。両者の差は、ロジックの有無より、そのロジックにどこまで演算させるかにある。カスタムHBMは外部XPUへ渡すインターフェースや制御を顧客向けに最適化する。QualcommはHBCについて、メモリ帯域を大量に使う演算をスタック内または直下で終わらせる設計だと説明している。
133TB/sをHBM4の3.3TB/sと比べてはいけない
QualcommがAI250に掲げる133TB/sは、1枚のカードで演算に使える「effective memory bandwidth」である。AI200のLPDDR5X構成に対して18倍、HBC Gen 2を使うAI300ではAI200比54倍を目標とする。
一方、Samsungが量産出荷を始めたHBM4の最大3.3TB/sは、1スタックが外部へデータを出す物理的なメモリ帯域だ。133TB/sと3.3TB/sは同じ「毎秒何バイト」という単位でも、カードとスタック、内部と外部、実効値とインターフェース値が異なる。二つの公称値からHBCとHBM4の速度差を割り出すことはできない。
「HBM比6倍」にも条件が付く。Qualcommが示すのは、競合製品の公開仕様をカード単位へ正規化した1W当たり帯域の自社推定である。SRAM比200倍は1W当たり容量をラック単位で比べた値だ。18倍は旧世代AI200との比較、6倍はHBM方式との電力効率比較、200倍はSRAM方式との容量効率比較であり、三つは別の指標である。現時点ではいずれも設計目標で、第三者が実機で再現したベンチマークではない。
数字の定義はHBCの価値を否定しない。メモリ内部の帯域を演算へ直接使えるなら、外部I/Oだけを太くする設計より多くのデータを少ない移動で処理できる可能性がある。だが、実際のトークン生成速度は、HBCへ移せる演算の割合とソフトウェアの実装に左右される。演算精度やバッチサイズでも結果は変わる。Qualcommは133TB/sの算定に使った詳細なワークロードをまだ公開していない。
SamsungとSK hynixが両にらみを選ぶ理由
SamsungとSK hynixにとって、HBCへの参加はHBM事業との二者択一ではない。Samsungは2026年2月にHBM4の量産と商用出荷を発表し、1スタック当たり最大3.3TB/s、24GBから36GBの容量を掲げた。SK hynixもHBM4を軸に、顧客別のカスタムHBMやメモリ・ロジック統合へ開発範囲を広げている。
同時に、両社の研究開発はメモリとロジックの境界へ向かっている。SamsungのHBM4は4nmのロジックベースダイを採用し、メモリ部門とファウンドリー部門の共同最適化、社内の先進パッケージング能力を量産基盤に挙げる。SK hynixはTSMCの先端ロジックプロセスをHBM4のベースダイに採用し、将来候補として「3D Stacked DRAM on Logic」を明示している。HBCに必要なDRAM積層とメモリ・ロジック協調は、両社が別の製品群でも磨いている能力と重なる。
HBMが引き続きAI学習と推論の主流であっても、推論専用システムが常に同じ解へ向かうとは限らない。モデルを読み出す回数が多いデコードでは、外部帯域を増やすより処理位置を変えた方が電力を減らせる場合がある。SamsungとSK hynixはHBM市場を守りつつ、演算を内包するメモリが広がった場合の供給機会も取り込める。HBCへの並行投資は、その両方を選べるようにする戦略である。
TSMCの3D統合と2027年までに残る難所
HBCがデータ移動を減らしても、製造工程の難しさは残る。DRAMとロジックは製造プロセスも熱の出方も異なり、積層後に一部のダイが不良ならパッケージ全体の損失が大きくなる。短いTSV接続を多数形成し、電力を供給しながら熱を逃がし、量産時の歩留まりを確保しなければならない。
TSMCのSoICは、異なる機能や製造ノードのダイを10µm未満の接続間隔で3D積層できる。3nmの積層技術は2025年に量産へ入り、積層後のチップをCoWoSやInFOへ組み込む体系も整う。ただし、The Elecが報じたTSMCのHBC関与がSoICを採用することを意味するわけではない。パッケージ方式の名称も、演算ダイの製造ノードも公表されていない。
QualcommはHBCの利点として、高価で供給制約のあるHBM向けパッケージへの依存軽減を挙げる。これは先進パッケージングが不要になるという説明ではない。HBMと外部XPUの間で全データを運ぶ配線を変えても、DRAMをロジックへ垂直統合する工程は必要になる。TSMCが加わるという報道は、パッケージの負担が消えるのではなく、横置きの接続から縦方向の統合へ重点が移る可能性を示している。
製品時期にも慎重さが要る。The Elecは第1世代HBCの2027年商用化・出荷を伝えたが、Qualcommの公式表現は「AI250とHBC Gen 1の商用サンプル提供を2027年半ばに予定」である。サンプル提供は顧客評価の始まりであり、量産出荷と同義ではない。AI300とHBC Gen 2の商用サンプル提供は2028年に置かれている。
2027年半ばに確認すべきなのは、133TB/sという数字そのものより、実際のLLMで得られる1W当たりトークン処理量と安定稼働率である。Samsung、SK hynix、TSMCが担当を公式に認め、顧客が評価を終え、3D積層の歩留まりを量産水準へ上げたとき、HBCはHBMへの挑戦状から実際に選べるAI推論基盤へ変わる。
