テクノロジー
南亞科技がメモリ市場8000億ドル超を予測、半導体売上の過半へ
南亞科技は2026年のメモリ市場を8000億ドル超と予測。WSTSの見通しと同社決算を基に、AI推論需要、価格上昇、2028年の新工場計画が市場をどう動かすかを追う。
Topic
半導体製造
Semiconductor Manufacturing
全 1,079 件 / 90 ページ
テクノロジーCadenceが2026年に握った2つの先端ノード挑戦者、RapidusとIntel Foundryの設計網
Rapidusは2026年7月17日、CadenceとのAIエージェント設計協業を発表しTAT最大2倍を掲げた。Cadenceは同時期にIntel Foundryとも提携しており、先端ノードの設計基盤を巡る主導権争いが浮かび上がる。
サイエンス大出力を耐え抜く音響チップの誕生：表面封鎖が拓く衛星直接通信への道
音響チップは電波を音に変換して小型化を実現してきたが、大電力をかけると振動で配線がちぎれる限界があった。香港科技大学は半世紀の定説を破り、表面を特殊な層で塞ぐことで応力を分散。従来比12倍の耐電力を達成し、スマホからの直接衛星通信に道を開いた。
テクノロジーTSMCが2027年に製造価格を全面改定へ、HPC追加枠は最大25％相当との報道
TSMCが2027年に先端・成熟製程の基本価格を5〜10％引き上げると報じられた。予測超過のHPC追加注文には10〜15％の上乗せ案もあり、一律25％ではない。
テクノロジーIntelのEUV量産工程が外部へ、Fortinet「SP6」が最初の公表案件に
IntelとFortinetが次世代セキュリティASIC「SP6」をIntel 4で共同開発・製造する。Intel 4初の公表済み外部案件で、Fortinetは設計・供給体制を広げる。
テクノロジーZEISSが指摘する中国半導体のEUV格差：7nm以降で量産工程が複雑になる理由
中国はEUVなしで7nm SoCを商用化したが、DUV多重露光は微細化に伴い工程と位置合わせを増やす。ZEISSの指摘を基に、量産性とHuaweiの別解を検証する。
サイエンステラヘルツ波を「1枚のチップ」に収める。UCLAが30年の壁を崩した量子井戸の転用
テラヘルツ波は透視や高速通信に有用だが、装置の巨大さと高コストが普及の壁だった。UCLAの研究チームは、光通信分野の標準的な量子井戸構造を転用し、主要機能を一枚のチップに統合する技術を開発し、システムの劇的な小型化と量産化への道を拓いた。
テクノロジーSamsungなどメモリ3社、CXLコントローラー内製を縮小か 製品開発は継続
Samsungなどメモリー3社がCXLコントローラーの内製を縮小したと報じられた。製品開発は続き、制御チップの外部設計を取り入れる分業が進みつつある。
サイエンス細くなるほど電気が通る、銅インターコネクトを代替するNbAsナノワイヤの開発に成功
半導体配線の微細化に伴い銅の電気抵抗が急増する物理的限界に対し、コーネル大学の研究チームはトポロジカル半金属のニオブ砒素を用いた新技術を開発した。この物質は配線が細くなるほど導電性が向上する特性を持ち、次世代チップの性能向上に寄与する。
サイエンス米国がSi-28純度99.9999%を達成、量子半導体向け同位体供給網を国内で再構築
米エネルギー省は、量子コンピューターの雑音源となる核スピンを極限まで排除した、高純度なシリコンとゲルマニウムのガス製造技術を発表した。同位体濃縮から成膜ガスへの変換までを米国内で完結させ、量子デバイスの性能向上と供給網の強化を目指す。
テクノロジーASMLが露光装置の値上げに動く、TSMCの抵抗が映すAI時代のDUV需要
半導体露光装置最大手のASMLが、AI需要に伴う装置不足を背景にEUVとDUVの値上げを画策し、主要顧客のTSMCが抵抗している。交渉の行方は、先端チップ製造に不可欠な装置の希少性から生じる利益を、メーカーと顧客のどちらが享受するかを左右する。
テクノロジー台湾・台塑が電子級フッ酸を値上げ、AI半導体増産と原料高が同時進行
台湾の台塑は、先端半導体の増産に伴う需要拡大と原料価格の高騰を受け、2026年第3四半期に電子級フッ酸などの値上げを実施する。供給能力の増強も進めているが、稼働開始は2027年になる見通しであり、当面は需給の逼迫が続く懸念がある。