
キオクシア、第10世代BiCS FLASHのサンプル出荷を開始
キオクシアは、332層の第10世代3次元フラッシュメモリ技術を適用した1Tb TLC製品のサンプル出荷を開始した。独自の接合技術等により、従来比でビット密度を59%向上させつつ電力効率も改善しており、AI向けSSD市場の強化を図る。
Topic
AI Semiconductor
全 1,173 件 / 98 ページ

キオクシアは、332層の第10世代3次元フラッシュメモリ技術を適用した1Tb TLC製品のサンプル出荷を開始した。独自の接合技術等により、従来比でビット密度を59%向上させつつ電力効率も改善しており、AI向けSSD市場の強化を図る。

Anthropicがサムスン電子と独自AIチップの製造に向けた協議を開始したが、設計や性能の詳細は未定である。同社はNVIDIA等との連携を維持しつつ、将来の選択肢として自社設計を検討しており、計算基盤の多様化とコスト効率の向上を狙っている。

SamsungはHBMの最上部に配置するダミーダイの形状を改良し、接合強度と放熱効率を高める特許を出願した。側面を三段の曲面構造にして上面を広げることで、モールド層の体積を減らしつつ機械的信頼性を向上させ、高積層化に伴う熱問題を解消する狙いだ。

Samsungは1.4nm世代の量産を2029年へ延期する一方、2027年から28年にかけて2nm世代の改良版であるSF2P+を投入する。微細化の速度よりも、既存の設計資産を継承しつつAIやHPC向けに最適化できる選択肢を顧客へ示す方針だ。

AMDは適応型SoC「Versal Premium Gen 2」に、32GBのLPDDR5Xを統合したMoP版を追加した。メモリ配線の設計負荷を軽減し基板面積を最大60%削減することで、通信や防衛等の過酷な環境で長期運用される機器の開発を支援する。

NVIDIAの次世代AIアクセラレーター「Rubin Ultra」において、製造上の懸念から4チップレット構成を断念し、2チップレットへ変更する計画が報じられた。同社は単体性能の追求よりも量産性を重視し、ラック単位での最適化へ舵を切った。

AMDはLinuxにおいて、既存の性能コアと効率コアに加えた第3の種別となる「低電力コア」を認識させる準備を進めている。これは将来のCPUで背景処理などの低負荷時に消費電力を最小化する設計を導入する兆候であり、OS側の対応を整える狙いがある。
AIサーバー向けの電源管理部品の需要急増に伴い、供給過剰だった8インチ等の成熟プロセス半導体が品薄となり、価格が上昇している。大手各社が先端プロセスへ注力し減産を進める中、レガシー半導体の稼働率は2026年に90%近くまで回復する見込みだ。

AI半導体新興企業のEtchedは、推論専用チップの量産準備と10億ドル超の顧客契約締結を発表し、設計段階から実用化へ移行した。同社は独自の低電圧設計やメモリ技術を統合したラック規模の推論インフラを展開し、NVIDIA等の巨人に挑む。

PS6の部品原価が約960ドルに達するとの予測が注目を集めている。部品コスト高騰を背景に、ソニーはハードの逆ざや販売を避ける方針を示しており、次世代機は従来のビジネスモデルを脱却し、高価格帯での展開を余儀なくされる可能性が高まっている。

AIデータセンターの電力消費が限界に達する中、imecは次世代の演算効率向上に向けたロードマップを公開した。CFET構造やCMOS 2.0、体積的3Dパッケージングなどの革新技術により、物理的な微細化の制約を克服し、持続可能な進化を目指す。

中国のDRAMメーカーCXMTがTencentと結んだ大型の長期供給契約は、同社の供給能力が中国国内の旺盛なAIやクラウド需要に優先的に割かれる可能性を示唆している。米政府の承認や技術要件に加え、この国内需要がAppleの調達戦略に影響を与える。