「HBM」の3文字をAI関連のニュースで見ない日はない。それでも、普通のメモリと何が違うのか、なぜAIに必須で、なぜこれほど高価なのかを一言で説明できる人は少ないはずだ。実際、NVIDIAの最新GPU「Rubin」の発表で真っ先に語られたのはメモリの容量と帯域であり、メモリ大手3社の巨額投資も、2026年に入って続くDRAM価格の高騰も、中心には常にこの積層メモリがある。本記事では、HBM（High Bandwidth Memory、広帯域メモリ）の構造と製造プロセスを土台から積み上げて解説し、HBM4世代で起きている競争、そして日本企業や私たちのPCへの影響までを一続きの流れとして理解できるようにする。
HBMの仕組み。DRAMを高層ビルのように積み、2048本の配線で帯域を稼ぐ
HBMは、DRAMのチップ（ダイ）を垂直に積み重ね、シリコンを貫通する微細な電極で束ねた積層型メモリである。最下層には信号制御を担うベースダイ（ロジックダイ）が置かれ、その上にデータを蓄えるコアDRAMダイが4層、8層、12層、最新世代では16層まで積み上がる。層と層をつなぐのがTSV（Through-Silicon Via、シリコン貫通電極）と呼ばれる銅の柱で、髪の毛より細い縦配線が1つのスタックに数千本通っている。完成したスタックは外から見れば1個の部品だが、内部は薄いDRAMが縦に連なる高層ビルであり、TSVは全フロアを貫くエレベーターに相当する。
この構造が効く理由は、メモリの帯域が大まかに「配線の本数×1本あたりの転送速度」で決まるからだ。パソコンのDDR5メモリはモジュールあたり64bit、つまり64本の配線でデータをやり取りし、GPU向けのGDDR7でも基板上に引ける配線には限界があるため、最上位のGeForce RTX 5090で512bitにとどまる。これに対しHBMは、HBM3E世代まで1スタックあたり1024bit、HBM4では2048bitという桁違いの幅を持つ。基板の上で配線を増やす代わりにチップの中を縦に貫通させることで、平面では物理的に引けなかった本数を確保したわけだ。
道路にたとえるなら、GDDRは片側数車線の高速道路を車が時速300kmで飛ばすのに対し、HBMは車速を落とす代わりに車線を2048本へ増やした超幅広の道路である。実際、配線1本あたりの速度はHBM4の8〜10Gbpsに対し、RTX 5090が積むGDDR7は28Gbps（総帯域1792GB/s×8÷512本）と、HBMのほうがむしろ遅い。それでも2048本という本数がものを言い、HBM4は1スタックで毎秒2TB以上を運び、RTX 5090のメモリシステム全体（毎秒1.79TB）を単独で上回る。ただしこの比喩が写し取れるのは幅と速度の関係だけで、遅延の性質や、スタック内部を複数の独立した区画（チャネル）に分けて同時並行で読み書きできる構造までは表せない。
HBMのスタックは、シリコンインターポーザと呼ばれる配線専用のシリコン基板の上で、GPUの真横に数ミリ単位の距離で並べられる（2.5D実装）。2048本の配線は細かすぎて通常のプリント基板には引けず、半導体並みの微細加工で作った配線層で受ける必要があり、インターポーザはその代表格である（Intelのように小さなシリコン片を基板へ埋め込むEMIBという代替方式もある）。配線が短く細いほど信号を送るのに必要な電力は小さくて済み、データ1bitを運ぶ効率でHBMがGDDRやDDRを上回る理由は、幅と並んでこの近さにある。
出発点は「メモリの壁」。AMDとSK hynixが作った規格はゲームでは売れなかった
HBMの誕生は、生成AIブームより10年早い。背景には「メモリの壁」と呼ばれる構造問題がある。UCバークレーのAmir Gholami氏らの分析によれば、過去20年でサーバー向けハードウェアのピーク演算性能は2年ごとに3.0倍のペースで伸びた一方、DRAMの帯域は同1.6倍にとどまった。累積すると演算性能が約6万倍になったのに帯域は約100倍で、工場の生産ラインだけ増強し続けて部品を運ぶトラックを増やさなかったような状態が続き、演算器は待ち時間だらけになっていた。
この壁に最初に挑んだのはGPUメーカーのAMDだった。同社は2010年頃からSK hynixとともに積層メモリの規格化を進め、2013年10月に標準化団体JEDECがHBMを規格「JESD235」として採択した。製品化は2015年6月発売のGPU「Radeon R9 Fury X」が最初で、HBM1を4スタック搭載し、容量4GB、帯域は毎秒512GBに達した。
ところがHBMは、その後長らく「技術的には正しいが商業的には報われない」規格だった。ゲーム用途では高コストに見合う優位を示せず、AMD自身も後の主力GPUでGDDRに回帰している。韓国紙Korea JoongAng Dailyは、Samsungが2019年にHBM開発チームを縮小し、この判断が同社が現在SK hynixを追う側に回る一因になったと報じている。
巨大な行列計算を繰り返す深層学習（ディープラーニング）では、演算器へデータを供給し続けられるかで性能が決まり、メモリの壁がそのままボトルネックとして表面化する。NVIDIAは2016年のデータセンター向けGPU「Tesla P100」でHBM2を採用し、以後H100のHBM3（毎秒3.35TB）、B200のHBM3E（毎秒8TB）と世代ごとに搭載量と帯域を積み増してきた。売れない規格と呼ばれた技術は、AIという買い手を得て10年越しに必須部品へ変わった。
なぜ高価なのか。30μmへの薄化と、同じ容量にウェハーを2.4倍使う構造
DRAMそのものは3社とも作り慣れた製品だが、HBMの難しさは回路を焼き付ける前工程より後の「積む」工程に集中する。まずDRAMウェハーの回路面からTSVとなる微細な穴を開けて銅を埋め込み、次にウェハーを裏面から約30μm、髪の毛の半分以下の厚さまで研削して銅の柱を露出させる。その上で、微細なはんだ粒（マイクロバンプ）を介して上下のダイを位置合わせしながら12層、16層と接合していく。JEDECの規格はパッケージ高さを775μmに制限しているため、層数が増えるほど1層に許される厚みは薄くなる。
12層のスタックは、1層でも接合不良や割れが出れば丸ごと不良になる。単体のDRAMなら12個のうち1個を捨てれば済む欠陥が、HBMでは12個分の損失に化けるということだ。しかも30μmまで薄くしたダイは反りやすく、積層時の熱と圧力が反りをさらに助長する。各社の積層技術の差がそのままシェアの差になってきたのは、この工程が歩留まり、つまり価格と供給量を直接左右するからである。
現在の接合法は大きく2つに分かれる。SK hynixの「MR-MUF」は、ダイを積んでから一括ではんだを溶かして接合し、隙間に液状の保護材を流し込んで固める方式で、工程数が少なく放熱に優れる。SamsungとMicronの「TC-NCF」は、ダイの間に絶縁接着フィルム（NCF）を挟み、熱と圧力で1層ずつ貼り合わせる方式である。TrendForceによれば、MR-MUFの保護材はNCF比で約2倍の熱伝導率を持ち、この差がSK hynixの歩留まり優位を支えてきた。
HBMの価格の高さは、製造の難しさに加えて構造的なウェハー消費にも由来する。TrendForceの予測では、2026年にHBMはDRAM用ウェハー投入の22%を占めるのに、DRAM全体のビット供給に占める比率は9%にすぎない。DRAM全体の平均と比べても、同じ容量を作るのに単純計算で約2.4倍（22%÷9%）のウェハーを使う勘定で、通常DRAMだけを比較対象にすれば差はさらに開く。TSVや冗長回路がダイ面積を押し広げ、積層で不良も積み重なるためで、メーカーがHBMへ生産能力を割くほど通常のDRAMの供給が絞られる構図がここから生まれる。
HBM4で何が変わるか。2048bit化とベースダイのロジック化が招くカスタムメモリ時代
2025年4月16日、JEDECは規格「JESD270-4」を発表し、HBM4の姿が確定した。1スタックの配線幅は1024bitから2048bitへ広がり、転送速度8Gbpsで帯域は毎秒2TBに達する。チャネル数は16から32へ倍増し、積層は16層、容量は最大64GBまで規定された。速度を上げるより幅と並列度を同時に倍にする設計であり、HBM1以来の「幅で稼ぐ」路線の延長線上にある。
| 世代 | 主な量産期 | 配線1本の速度 | 帯域（1スタック） |
|---|---|---|---|
| HBM1 | 2015年 | 1Gbps | 128GB/s |
| HBM2 | 2016年〜 | 2.0〜2.4Gbps | 256〜307GB/s |
| HBM2E | 2020年〜 | 3.6Gbps | 460GB/s |
| HBM3 | 2022年〜 | 6.4Gbps | 819GB/s |
| HBM3E | 2024年〜 | 9.6Gbps | 約1.2TB/s |
| HBM4 | 2026年〜 | 8〜10Gbps超 | 2TB/s以上 |
開発の一番乗りはSK hynixだった。同社は2025年3月に12層36GB品のサンプル出荷を始め、同年9月12日に同社として世界初とうたうHBM4の開発完了と量産準備完了を発表した。動作速度はJEDEC規格の8Gbpsを上回る10Gbps超、電力効率は前世代比40%以上の改善をうたい、CES 2026では16層48GB品も披露している。
一方、商用出荷の一番乗りはSamsungが取った。同社は2026年2月12日、業界初とうたう商用HBM4の量産と顧客への出荷開始を発表し、動作速度は11.7GbpsとJEDEC規格を約46%上回る数字を掲げた。Micronも2026年3月16日にNVIDIAの次期GPU向けとして12層36GB品（11Gbps超）の量産出荷開始を発表しており、HBM3E世代までのSK hynix独走とは競争の景色が変わりつつある。
従来のHBMでは、最下層のベースダイもDRAMと同じプロセスで作られていた。HBM4では2048bit分の信号を制御する回路が複雑になり、DRAMプロセスには載せきれなくなったため、ベースダイがロジック半導体へ置き換わった。SK hynixはその製造をファウンドリ最大手TSMCの12nmプロセスに委ね、メモリ専業メーカーがロジック製造を外部に頼む初の分業体制を築いた。対するSamsungは、ロジックダイを自社ファウンドリの4nmプロセスで作り、微細化で最新世代にあたる1c世代のDRAMからパッケージングまで自社で完結する一貫体制を差別化の軸に据えている。
ベースダイがロジック半導体になれば、顧客のAIチップに合わせた制御回路や機能をメモリ側へ作り込める。つまりHBM4は、メモリが「規格品」から「カスタム品」へ移る入り口でもあり、次世代のHBM4Eでは顧客仕様のカスタムHBMが本格化する見通しだ。搭載例はすでに動き出しており、NVIDIAがCES 2026で量産開始を宣言したGPU「Rubin」は36GBのHBM4スタックを8基、計288GB搭載し、メモリ帯域は最大毎秒22TBと前世代Blackwellの毎秒8TBから約2.8倍に拡大した。1兆パラメータ級のAIモデルを念頭に置いた設計であり、GPUの世代交代はHBMの世代交代と完全に同期している。
首位SK hynixのシェアは1年で69%から58%へ。膨張する市場がPCメモリ価格まで動かす
市場調査会社Counterpoint Researchによれば、2026年第1四半期のHBM売上シェアはSK hynixが58%で首位、SamsungとMicronが21%ずつで続く。1年前の同時期、SK hynixのシェアは69%あった。HBM3Eで出遅れたSamsungの巻き返しと、後発ながら急速に食い込んだMicronの追い上げで、独走だった市場は3社の競り合いへ変わりつつある。
調査会社Yole Groupは、HBMの売上が2025年の約350億ドルから2026年に約600億ドル（1ドル=150円換算で約9兆円）へ、1年で約7割伸びると予測する。2031年には約1700億ドルに達する見通しで、DRAMの一分類にすぎなかった製品が半導体産業有数の市場に育つことになる。けん引役はAIデータセンターで、TrendForceは2026年にAI向けASIC（用途特化型半導体）のHBM搭載量が1チップあたり96〜192GBから216〜288GBへ増えると見込む。
前述の通りHBMは同じ容量に2倍以上のウェハーを使うため、3社が生産をHBMへ傾けた結果、AIと無縁のはずの通常DRAMが世界的な品不足に陥った。TrendForceによれば2026年第1四半期のDRAM業界売上は契約価格の急騰で前四半期比81%増の970億ドルに達し、PC向けDDR5の店頭価格も1年足らずで2倍以上になったという報道もある。日本で自作PCのメモリやノートPCの増設メモリが値上がりした直接の原因は、海の向こうのAIデータセンター投資にある。
2026年第1四半期には、サーバー用DDR5メモリモジュールのRDIMM（Registered DIMM）64GB品のウェハー当たり収益がHBMを上回ったとTrendForceは指摘する。通常DRAMの値上がりが急激だったための逆転で、「HBMは最も利幅の大きいDRAM」という前提が一時的に崩れたことになる。同社は供給配分の綱引きの末に、2027年のHBM契約価格が数倍規模へ上がる可能性を見込む。メモリの調達費は、AIインフラ建設の採算を左右する変数になった。
主戦場は後工程へ。装置と材料で食い込む日本企業とMicron広島の1.5兆円
HBMを直接製造する日本企業はないが、競争の主戦場が「積む」後工程に移ったことで、装置と材料に強い日本勢の存在感が増している。ウェハーを30μmまで削る研削装置ではディスコ、ウェハー接合装置では東京エレクトロン、出荷前検査に使うメモリテスタではアドバンテストが主要供給者であり、MR-MUFの封止に使うモールディング装置はTOWAが手がける。材料側では、TC-NCF方式の要となる絶縁接着フィルムNCFをレゾナックが供給し、GPUとHBMを載せるパッケージ基板ではイビデンが大手だ。
Micronは2026年7月4日、広島工場で新製造棟の起工式を開いた。総投資額は1兆5000億円で、経済産業省が最大約5000億円を助成し、2028年後半に製造装置の搬入を始める計画である。広島は日本で唯一のDRAM製造拠点として、同社の微細化で最新世代にあたる1γ（ワンガンマ）世代のDRAMを量産しており、装置と材料に続いて生産の面でも、日本が次世代HBMの供給網へ組み込まれることになる。
今後の焦点は3つある。第1は2027年に本格化するHBM4Eとカスタム化で、SK hynixはロジックダイへのTSMC 3nm採用を検討していると報じられ、Samsungは自社4nmで応じる構えのため、メモリとファウンドリの提携図が組み替わっていく。第2は16層積層の接合技術で、Samsungはダイ同士を直接接合するハイブリッドボンディングに先行投資する一方で歩留まりは約10%と伝えられ、SK hynixは実績あるMR-MUFで16層をこなす方針を崩していない。第3が価格で、TrendForceが見込む2027年の契約価格高騰が現実になれば、AI投資の採算計算そのものが書き換わる。
次にAIチップの発表を目にしたら、演算性能の前にメモリの欄を見てほしい。搭載するHBMの世代と容量、帯域には、そのチップが実際に引き出せる性能と、水面下で動いた調達競争の結果が凝縮されている。手近な試金石は2026年後半に提供が始まるRubin搭載クラウドで、毎秒22TBの帯域が1兆パラメータ級モデルの推論コストをどう変えるかが最初の測定点になる。