
Cadenceが半導体設計専用AI「Maestro」を発表、設計品質が最大30%向上、トークン効率は最大5倍に
Cadenceが半導体設計向けAIモデル群Maestroを発表した。社内での実行と独自データによる追加学習に対応する一方、品質改善や「5倍」の数字は、対象と測定範囲を分けて読む必要がある。

Cadenceが半導体設計向けAIモデル群Maestroを発表した。社内での実行と独自データによる追加学習に対応する一方、品質改善や「5倍」の数字は、対象と測定範囲を分けて読む必要がある。

TSMCの先端実装技術「CoWoS」に見積もり最大20%引き上げの観測が浮上した。真偽の境界と、AIチップの巨大化が引き起こす供給摩擦の物理的背景を読み解く。

iPhone Duoの発売後に増産要請が報じられた。発売前にもあった「追加3割」との関係を時系列で照合し、組立・半導体・ヒンジを担う供給企業から完成品供給までの違いを読む。

東京大学などの研究チームは、結晶の対称性と層状性を手掛かりに分子配置変数を段階的に最適化し、ポリアセンの結晶多型4種を計算だけで再現した。力任せの網羅探索とは一線を画し、分子の傾きや回転に伴うエネルギー変化と安定化の物理機構を解き明かした。

YMTCのDRAM開発は、9,600 MT/sを目指す別設計へと具体化した。VCT、Xtacking、3D DRAMの違いを整理し、CXMTの量産公表と照らして技術と供給の進展を読む。

液浸DUVの多重露光で先端チップの製造を続ける中国だが、露光回数の増加はマスク費用や製造期間の膨張、歩留まり低下を招く。物理的な微細化と量産経済性の乖離を技術的証拠から読み解く。

米テイラー第1工場への2nm設備追加発注が報じられた。月6000枚分の追加と月2万枚の見通しの内訳を解き、SF2の量産開始や米政府の2030年計画と何が違うのかを確認する。

Micronは4F² DRAMを採用せず、6F²の延伸と3D DRAM開発を進める。キャパシタピッチを重く見る判断を、SK hynixの動作実証やキオクシアの研究と照合し、密度と量産性の違いを読む。

Lam Researchの9月期決算は、新規装置の販売増が前四半期からの増収をほぼ一手に担った。売上区分の比較から成長の内訳を読み解き、利益率の改善と次四半期見通しを確認する。

東北大学が半導体後工程の研究開発コンソーシアム「T-CHIPS」の始動を発表。SIRC、GINTI、NanoTerasuの役割と利用条件を比較し、企業との試作・分析支援や、2026年度の会費無料の範囲を確認する。

NVIDIAがイビデンなど6社と製造能力の拡張を進める。基板や検査、光部品の増産時期を整理し、過去の米国向け契約との違いと、供給・生産能力の契約額2,790億ドルが示す範囲を解説する。

PFNとTenstorrentの光電融合AIプロセッサー共同研究がNEDOに採択。3次元メモリのAIチップと機密計算CPUを分担する。原則60カ月という事業期間と2031年度までの研究計画、事業化目標を整理する。